以下关于时序逻辑电路叙述中，不正确是（）。

A.在异步时序电路中，记忆元件状态变化不是同时发生
B.莫尔型（Moore）电路输出是输入变量及现态函数
C.最能详尽描述时序逻辑功能是状态迁移表和状态迁移图
D.记忆元件一般是由触发器实现

答案： B

本题解析：

本题考查时序逻辑电路基础知识。数字电路根据逻辑功能不同特点，可以分成两大类，一类叫组合逻辑电路（简称组合电路），另一类叫做时序逻辑电路（简称时序电路）。组合逻辑电路在逻辑功能上特点是任意时刻输出仅仅取决于该时刻输入，与电路原来状态无关。而时序逻辑电路在逻辑功能上特点是任意时刻输出不仅取决于当时输入信号，而且还取决于电路原来状态，或者说，还与以前输入有关。时序逻辑电路是数字逻辑电路重要组成部分，时序逻辑电路又称时序电路，主要由存储电路和组合逻辑电路两部分组成。它和我们熟悉其他电路不同，其在任何一个时刻输出状态由当时输入信号和电路原来状态共同决定，而它状态主要是由存储电路来记忆和表示。同时时序逻辑电路在结构以及功能上特殊性，相较其他种类数字逻辑电路而言，往往具有难度大、电路复杂并且应用范围广特点。触发器是构成时序逻辑电路基本元件，根据各级触发器时钟端连接方式，可以将时序逻辑电路分为同步时序逻辑电路和异步时序逻辑电路。在同步时序电路中，各触发器时钟端全部连接到同一个时钟源上，统一受系统时钟控制，因此各级触发器状态变化是同时。在异步时序逻辑电路中，各触发器时钟信号是分散连接，因此触发器状态变化不是同时进行。从构成方式来讲，同步时序电路所有操作都是在同一时钟严格控制下步调一致地完成。从电路行为上，同步电路时序电路公用同一个时钟，而所有时钟变化都是在时钟上升沿（或下降沿）完成。同步逻辑是时钟之间存在固定因果关系逻辑，所有时序逻辑都是在同源时钟控制下运行。异步时序逻辑电路，顾名思义就是电路工作节奏不一致，不存在单一主控时钟，主要是用于产生地址译码七、FIFO和异步BAM读写控制信号脉冲。除可以使用带时钟触发器外，还可以使用不带时钟触发器和延迟元件作为存储元件；电路状态改变完全有外部输入变化直接引起。由于异步电路没有统一时钟，状态变化时刻是不稳定，通常输入信号只在电路处于稳定状态时才发生变化。也就是说一个时刻允许一个输入发生变化，以避免输入信号之间竞争冒险。按照输出变量依从关系不同，时序逻辑电路又可分为米里型和摩尔型。输出与输入变量直接相关时序逻辑电路称为米里型电路，输出与输入变量无直接关系时序逻辑电路称为摩尔型电路。在进行时序逻辑电路功能描述时，最能详尽描述方法是状态迁移表和状态迁移图。

纠错