当前位置:首页 → 建筑工程 → 注册电气工程师 → 电气工程师公共基础->在图示逻辑电路中,触发器的初始状态是“1”态,当RD端保持高
在图示逻辑电路中,触发器的初始状态是“1”态,当RD端保持高电平,在SD端加一负脉冲时,触发器的新态是( )。
基本RS触发器